ローデ・シュワルツ・ジャパン株式会社 高速デジタルデザインにおけるクロックの真のジッタ性能の検証
- 最終更新日：2019-12-12 10:26:44.0
- 印刷用ページ
位相雑音感度が高いため、位相雑音アナライザが測定器として好適です。
高速デジタルデザインにおけるクロックの真のジッタ性能の検証について
紹介します。
「R&S FSWP」は、SSC OFFモードとSSC ONモードの両方で低ジッタクロック
のテストに必要な機能を提供します。位相雑音測定での非常に高いAM抑圧の
ほか、高速デジタルデザインの低ジッタクロックでの正確なジッタ測定に必要な、
優れた位相雑音感度が得られます。
【電子計測ソリューション】
■位相雑音の測定
■対応するシステム伝達関数に基づいた位相雑音の重み付け
■定義されたジッタ積分範囲での重み付けされた位相雑音の積分
※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
基本情報高速デジタルデザインにおけるクロックの真のジッタ性能の検証
【課題】
■基準クロックの対応するジッタリミットは500 fs（RMS）
■EMIの影響を小さく抑えるため、スペクトラム拡散クロック方式（SSC）を使用し
低周波FMを基準クロックに適用
■SSCはクロックにさらにストレスを印加するため、SSC ONモードではクロックジッタも検証する必要がある
【関連製品】
R&S FSWP 位相雑音アナライザ/VCOテスタ
※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。
| 価格帯 | お問い合わせください |
|---|---|
| 納期 | お問い合わせください |
| 用途／実績例 | ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。 |
取扱企業高速デジタルデザインにおけるクロックの真のジッタ性能の検証
-
-
○計測機器・試験装置およびそれらに関わるシステムの開発・製造・輸出入・販売・技術サポート・保守サービス
高速デジタルデザインにおけるクロックの真のジッタ性能の検証へのお問い合わせ
お問い合わせ内容をご記入ください。